服务热线:+86-021-31759163(座机)  13916860856(手机)
客户服务
您现在的位置: 首页 >> 客户服务 >> 选购指南 >> LED显示屏硬件设计——显示驱动电路

LED显示屏硬件设计——显示驱动电路

资讯来源:http://www.poysun.com    发布时间:2012-3-7 17:39:13

LED显示屏硬件设计方式:
由于图文屏的控制电路采用单片机方案,控制功能的实现应在硬件和软件两方面进行折中。单片机及相应软件,主要负责存储(或生成)显示数据、安排控制信号的 定时与顺序、上位机进行通信等。但是单片机的接口数量少,驱动能力不强,必须扩展一定的硬件电路,才能满足显示屏的需要。

LED显示屏硬件设计电路部分:硬件电路大体上可以分成微机本身的硬件、显示驱动电路、控制信号电路三部分。

LED显示屏硬件设计:显示驱动电路
采用扫描方式进行显示时,每行有一个行驱动器,各行的同名列共用一个列驱动器。由行译码器给出的行选通信号,从第一行开始,按顺序依次对各行进行扫描( 把该行与电源的一端接通)。
另一方面,根据各列锁存的数据,确定相应的列驱动器是否将该列与电源的另一端接通。接通的列,就在该行该列点燃相应的LED;未接通的列所对应的LED熄灭。
当一行的扫描持续时间结束后,下一行又以同样的方法进行显示。全部各行都扫过一遍之后(一个扫描周期),又从第一行开始下一个周期的扫描。只要一个扫措周期 的时间比人眼1/25秒的暂留时间短,就不容易感觉出闪烁现象。
显示数据通常存储在单片机的存储器中,按8bit一个字节的形式顺序排放。显示时要把一行中各列的数据都传送到相应列的驱动器上去,这就存在一个列数据传输方 式的问题从控制电路到列驱动器的数据传输可以采用并行方式或串行方式。显然,采用并行方式时,从控制电路到列驱动器的线路数量大,相应的硬件数目多。当列 数很多时,并行传输的方案是不可取的。
采用串行传输的方法,控制电路可以只用一根信号线,将列数据一位一位传往列驱动器,在硬件方面无疑是十分经济的。但是,串行传输过程较长,数据要经过并行 到串行和串行到并行两次变换。首先,单片机从存储器中读出的8bit并行数据要通过井串变换,按顺序一位一位地输出给列驱动器。与此同时,列驱动器中每一列都 把当前数据传向后一列,并从前一列接收新数据,一直到全部列数据都传输完为止。只有当一行的各列数据都已传输到位之后,这一行的各列才能并行地进行显示。
这样,对于一行的显示过程就可以分解成列数据准备(传输)和列数据显示两个部分。对于并行传输方式,列数据准备时间很短,就是一次列数据打人时间,一个行扫 描周期剩下的时间全部可以用于行显示。因此,在时间安排上不存在任何困难。但是,对于串行传输方式来说,列数据准备时间可能相当长,在行扫描周期确定的情 况下,留给行显示的时间就太少了,以至影响到LED的亮度。
解决串行传输中列数据准备和列数据显示的时间矛盾问题,可以采用重叠处理的方法。即在显示本行各列数据的同时,准备下一行的列数据。为了达到重叠处理的 目的,列数据的显示就需要具有锁存功能。
经过上述分析,LED显示屏硬件设计中可以归纳出列驱动器电路应具备的主要功能。对于列数据准备来说,它应能实现串入并出的移位功能;对 于列数据显示来说,应具有并行锁存的功能。
这样,本行已准备好的数据打入并行锁存器进行显示时,串并移位寄存器就可以准备下一行的列数据,而不会影响本行的显示。集成电路74LS595、MCl4094、CD4094 恰好能够满足这样的要求,它们都具有一个8bit串入并出的移位寄存器和一个8bit输出锁存器的结构,而且移位寄存器和输出锁存器的控制是各自独立的。
LED显示屏硬件设计现以74LS595为例进行说明。它的输入侧有8个串行移位寄存器.每个移位寄存器的输出都连接一个输出锁存器。引脚SER是串 行数据的输入端。引脚SRCLK是移位寄存器的移位时钟脉冲,在其上升沿发生移位,并将SER的下一个数据打入最低位。移位后的各位信号出现在各移位寄存器的输出 端,也就是输出锁存器的输入端。
RCLK是输出锁存器的打入信号,其上升沿将移位寄存器的输出打入到输出锁存器。引脚E是输出三态门的开放信号,只要当其 为低时锁存器的输出才开放,否则为高阻态。SRCLR*信号是移位寄存器的清零输入端,当其为低时移位寄存器的输出全部为零。由于SRCLK和RCLK两个信号是互相独 立的,所以能够作到输入串行移位与输出锁存互不干扰。芯片的输出端为Q0~Q7,最高位Q7可作为多片74LS595级联应用时,向上一级的级联输出。但因Q7受输出锁存 器打入控制,所以还从输出锁存器前引出了Q7’,作为与移位寄存器完全同步的级联输出。
由74LS595组成的列驱动器。由16片74LS595组成128列的驱动,由16个行驱动器驱动16行。第一片列驱动器的SER端连接单片机输出的串行列显示数据,其Q7’端连 接下一片的SER端,各片均采用同样的方法组成16片的级联。各片相应的SRCLK、SRCLR、RCLK端分别并联,作为统一的串行数据移位信号、串行数据清除信号和输出 锁存器打入信号。这样的结构,使得各片串行移位能把128列的显示数据依次输入到相应的移位寄存器输出端。移位过程结束之后,控制器输出RCLK打入信号,128列 显示数据一起打入相应的输出锁存器。然后选通相应的行,该行的各列就按照显示数据的要求进行显示。
应该指出的是,上面的分析是针对16行128列的LED点阵作出的。对于32行128列LED点阵的情况,需要把32行分成两部分,即上半部分的16行和下半部分的16行。每 部分各有一套独立的128列的列驱动电路,而两部分同名行的控制信号是共用的。每个部分各行的数据准备情况是相同的。当上半部分1行128列数据准备好之后,先 不打入其输出锁存器,也先不选通该行,而是继续为下半部分的同名行准备数据。只有当下半部分同名行的128列数据也准备好之后,才把它们一起打入各自的输出 锁存器,并发出该行的选通信号。
上下两部分的同名行的选通信号是连接在一起的。这样,上下两部分的同名行是同时显示的。显然,32行结构比16行结构的数据准备时间长了—倍,如果不采用时 间重叠的方法进行显示的话,显示时间就更短了。在电路安排上.上下两部分的列串行数据输入端(各自第一片的SER)是并联的,上下两部分的RCLK信号和SRCLR*信 号也是并联的,而SRCLK信号则是分开控制的。
当SER线上是上半部分的列数据时,由上半部分的SRCK进行移位,移位128次之后,下半部分的SRCLK信号再开始工作,处理过程与上半部分相同。
当上下部分的数据都已经准备好之后,就发RCLK将上下部分各自的列数据一起打入其输出锁存器,最后再发出该行的行选通信号。 在实际结构上还有一个问题需要注意,一条行线上要带动128列的LED进行显示,负载较重。同时在屏体的布置上这样一条行线也太长,线间信号容易产生干扰。为 此常把一条行线分成两段,每段驱动64列,两段中间再加驱动电路(如74LS244、74LS245D等)。
列驱动电路为了能够开通LED,还需要在74LS595的后面加推动级。对应于74LS595的8位结构,推动级可以选择ULN2801-ULN2804系列的8路达林顿晶体管阵列。 ULN2801等为NPN晶体管集电极开路输出电路,当74LS595的输出为高时,ULN2801的输出为低(接地)。
行驱动电路相对简单。行选通信号来源于单片机按照时序要求所给出的二进制行号,为在一行显示时间内保持行号的稳定,行号需经锁存器锁存。每次更新行号(开 始扫描新的一行)时,由单片机输出4bit二进制行号,并发出锁存器的打人信号。行号经4/16译码器译码后,生成16条行选通信号线,再经过驱动器驱动对应的行线 。采用译码器的方案,还可以保证同一时刻只选通一条行线,从而达到显示的稳定性。
由于行驱动电路需要考虑同时驱动128(64)列的LED发光器件,按每一LED器件电流20mA计算,64个LED同时发光时,就需要64×20=128mA的驱动电流。因此需要使 用功率管驱动,例如可以来用TPl22等器件。

● 本文《LED显示屏硬件设计——显示驱动电路》来自普闪电子官方网站,欢迎转载。
● 链接地址:http://www.poysun.com/Service/935.html
本文关键词:LED显示屏LED选购LED显示屏硬件设计
分享到:
var _bdhmProtocol = (("https:" == document.location.protocol) ? " https://" : " http://"); document.write(unescape("%3Cscript src='" + _bdhmProtocol + "hm.baidu.com/h.js%3F7e693a336b9e75ec2507ffc52ab5e872' type='text/javascript'%3E%3C/script%3E"));